高エネルギー加速器研究機構　素粒子原子核研究所

1.はじめに

半導体LSI技術の進展は目覚ましく、CPUやメモリーだけでなくRF回路や圧力センサー等、何でもひとつのチップに納めてしまおうとしています。しかしながら、同じく半導体を用いている放射線センサーは、トランジスターの発明より前から使われていたにもかかわらず、いまだに読み出し回路と完全には一体化されていません。

この理由は主に、放射線センサーで使うSiウエハー(高抵抗率・高純度)と、LSI用Siウエハー（低抵抗率・多くの不純物導入）の特性の違いが大きい為です。そこで現在は、センサーとLSIは別々のウエハーで製造し、ワイヤーや金属バンプにより機械的に接続しています。しかしながら、この方法では高精度化・高速化などの点において限界に達してしまっています。

そこで我々は、2枚のウエハーを張合わせたSOI(Silicon-On-Insulator)技術を利用して、ウエハープロセスのみによる一体化放射線イメージセンサーの開発を行っています。このような検出器が実用化されれば、単に性能向上が望めるだけでなく、量産化によるコスト低減が可能となり、携帯電話で写真を撮るように放射線も測定出来るようになるかもしれません。

私の所属している、高エネルギー加速器研究機構（【図1】、http://www.kek.jp/）は、つくば研究学園都市の北端に有り、高エネルギー粒子加速器を使った素粒子・原子核実験や、加速器から発生する中性子、放射光を用いた物質の構造解析等の研究を行っています。ここでは、高性能の加速器開発とともに、いかに高性能な放射線検出器を開発するかが、新しい知見を得る為の重要な要素となっています。
SOI検出器のような新しいデバイスを開発する為には、プロセス／デバイス・シミュレーションを行うTCADは欠かせない道具です。ここでは、SOI検出器の紹介と、どのようにTCADを利用しているかを簡単に紹介したいと思います。

2.SOI技術

90年代後半より、Si層の下にSiO2の絶縁層を埋め込むことによりトランジスターを完全に分離し，低寄生容量化と高速化をはかるSOI技術が実用化され，IBM Power PC、AMD Athlon、SONY Cellプロセッサーなどハイエンドの用途から広がりだしました。SOI技術は、Bulk CMOS技術と同じ設計ルールでも一世代進んだ特性を示し、今後のLSIプロセスの主流になるものと期待されています。

現在ほとんどのSOIウエハーは、フランスSOITEC社(http://www.soitec.com/)が開発したSmartCut法により製造されています。これは【図2】に示すように、二つの異なるSiウエハーを貼合せ、薄いSi層をもう一方のウエハーに転写する方法です。この製造方法では、異なる二枚のウエハーを張り合わせるので、下側を高抵抗ウエハー、上側を低抵抗ウエハーとする事が出来ます。この技術により、半導体放射線センサーと読み出しエレクトロニクスを、一枚のウエハー上で実現する可能性が見えてきたのです。

3．SOI Pixel開発とTCAD

私たちは2005年より、日本で初めてSOIプロセスを用い量産化を開始した沖電気工業（株）（http://www.oki.com/jp/）とKEK測定器開発室との共同で、SOI技術を用いたピクセル型の放射線検出器の開発（http://rd.kek.jp/project/soi/）を始めました。SOIピクセル検出器の構造の概略を図3に示します。ピクセルの大きさは10〜200μm角程度で、大きさや読み出し回路は、検出する放射線の種類や実験の方式により異なります。

開発を進めていく上で、多くの半導体プロセスを行う事は多額の費用がかかるので、国内外の他の大学・研究所にも呼びかけて、多くの設計を集め同時にプロセスを行う事で、費用を分担するようにしました。【図4】に様々な設計を載せて試作を行った0.2μm SOI CMOSプロセスのウエハー写真を示します。

SOI検出器では通常のLSIと違い、高い逆電圧（10〜300V)を必要とするセンサーと、微小電圧を増幅する読み出し回路が非常に近い位置(〜200nm)にある為、センサー電圧のトランジスターへの影響や、クロストーク等に気をつける必要があります。

このような事を研究する道具として、TCAD(Technology CAD)は欠かせない道具です。われわれは、当初Silvaco社のTCADを使っていましたが、TiSSiENを使用する事に決めました。

4．TCAD Simulation

シミュレーションを行うサーバーマシンは、研究所の共通計算機を使用する事も考えましたが、アップグレードや運用の自由度の点から専用マシンを用意する事にしました。サーバーの主な仕様を表1に示します。購入時点では単体CPUの速度を優先して構成を決め、その後徐々にメモリーや磁気ディスクを増強しました。

少々大きな3Dシミュレーションを走らせメモリースワップが発生するようになってしまうと、とたんにシミュレーション速度が遅くなってしまうので、メモリーは出来るだけ大きくしておく必要があります。現在は2CPUなので2つのジョブまではほぼ速度低下なく走らせることが出来ますが、さらに速度を上げる為には、次は多数のCPUを並べ並列処理の行えるものにした方が良いかと考えています。また、大学や他研究所からのアクセスも多いので、Xwindowではグラフィック表示が遅い為、FreeNX serverをインストールして使用しています。

4-1.センサー構造と電荷収集

ピクセル電極付近の電界の様子を計算したものを図5に示します。放射線がセンサー部で反応を起こすと電子ー正孔対を生成しますので、これが電気力線に沿ってp+と書いたピクセル電極に集まってきます。集まった電荷は上部Si内の回路で増幅や計数等の処理が行われます。電場の弱い部分をなくし、発生した電荷をすべて短時間で集めるような構造が必要です。

4-2.チップ周辺部の電場勾配

X線検出等では、高い検出効率を得る為に出来るだけ高い電圧をセンサー部にかけ、厚い空乏層を実現する事が必要です。高い電圧をかけると、チップ周辺部で、マイクロ放電が起こったり漏れ電流が増加したりしますので、これを抑えるため、チップの周辺部にバイアスリング、ガードリングといった電圧調整の為のリングを配置する必要が有ります。このシミュレーションの例を【図6】に示します。
出来るだけ滑らかな電場勾配を実現するように、最適なリングの配置や大きさをシミュレーションで求めています。

4-3.放射線入射シミュレーション

実際に放射線が入射した際の反応を見る為には、何らかの方法でシリコン中に電子―正孔対を発生させる必要があります。幸いTiSSiENにはアルファー線を発生させる機能があるので、これを利用する事にしました。
放射線の種類やエネルギーにより、発生する電荷の分布はアルファー粒子の場合と違うのですが、これらはTiSSiEN中でパラメータやテーブルとして変更する事が出来るので、目的とする放射線に合わせて値を変更する事によりシミュレーションが行えます。
高エネルギーの荷電粒子がSOI Pixelセンサー中を通過した際の様子と発生する電流をシミュレーションした結果を【図7】に示します。

4-4.その他

SOIで使用されるトランジスターは、通常のCMOS回路で用いられる電界効果トランジスターと同じなので、裏面側からチャネルに電界が加わると特性が変わってしまいます。そこで、出来るだけトランジスターの裏面に電位が生じないようにする必要が有ります。現在、さまざまな構成をシミュレーションして、出来るだけ電位が生じないような構造を研究しています。 また最近、ピクセル構造を持ったAvalanche Photo Diodeに高電圧をかける事により、光電子増倍管（Photo Multiplier)と同様な機能を半導体で実現するMPPC(Multi-Pixel Photon Counter)、Digitai PMTといった名前で呼ばれるデバイスが脚光を浴びています。SOI pixelでこれを実現出来れば、光子を1つずつ計数する事の出来るイメージセンサーを実現する事も夢ではありません。

5.おわりに

我々の所でTCADを用いたシミュレーションを初めて、まだ2年ちょっとで、まだまだ完全に使いこなしているとは言えませんが、我々の研究にとって欠かせない道具となって来ています。使う上で最も大事だと感じたのは、ただ闇雲にシミュレーションを走らせるのではなく、当たり前の事ですが、まず2次元シミュレーションで良く理解し、その上で最適なメッシュを切って3次元シミュレーションを行うという事です。また逆に、良く理解していなかった事を、シミュレーション結果を見る事により勉強させられるという事も多くありましたが。
実際の仕事は大学院の学生が行う事が多いので、使いこなせるようになった学生が卒業していなくなってしまうのが悩みの種ですが、アカデミック目的という事でいろいろ便宜をはかってもらっているユーザーとしては、TiSSiENを使った学生を世に送り出したということで少しは貢献出来たかと自負しています。今後も、さらにTiSSiENの性能向上を望むとともに、この優秀な国産ソフトが世界に広がって行く事を期待します。